来历：晶上同盟 跟着开发进步前辈芯片的繁杂性不停增长，削减晶圆边沿、斜面及反面的缺陷变患上至关主要，而单个缺陷可能会孕育发生超过多个工艺及多芯片封装的价钱昂扬的影响。
01晶圆边沿缺陷带来昂扬成本危害
因为混淆键合等工艺的广泛推出，这些工艺需要原始外貌，而且愈来愈夸大多芯片/小芯片设计的靠得住性，此中潜于的缺陷可能会将多个小芯片酿成废物，这使患上这变患上越发坚苦。找到缺陷的底子缘故原由，并确保它不是体系性的，并降低所有晶圆的良率，可能会致使数月的延误。
于 300 毫米晶圆边沿出产高良率芯片云云坚苦的缘故原由有许多，包括晶圆匀称性、工艺变化及多层效应，如薄膜应力。连结跨晶圆的匀称性特别使人生畏。尖端设计可能需要每一个晶圆多达 1,000 个工艺步调，包括图案化、沉积、蚀刻、CMP 及电镀。虽然静电卡盘及晶圆边沿环是专门为提高工艺的匀称性而设计的，但边沿前提仍旧往往会降落。干法及湿法工艺都可利用，但湿法蚀刻也会毁坏晶圆边沿，这是迅速转向混淆键合的 3D NAND 工艺中的一个要害问题。
最坏的环境是，边沿缺陷可能致使晶圆破损。“边沿缺陷多是晶圆厂晶圆破损的重要缘故原由，这会侵扰出产线并可能致使很是高的成本，”布鲁克英国工场司理 John Wall 说。成本与产物丧失、清洁工艺室的时间以和最要害的需要找到破损的底子缘故原由有关。
“晶圆破损最常发生于快速热退火或者 CMP 等腐化性加工步调中，”Wall 说。“可是，作为破损先兆的缺陷可以于该步调以前的很多差别的工艺步调中形成，例如，经由过程处置惩罚影响晶圆边沿的过错。假如晶圆上不存于这些缺陷，那末晶圆于 RTA 或者 CMP 时期就不会分裂。
提高晶圆边沿芯片的良率可以提供可不雅的回报，详细取决在特定的器件及体积。“晶圆边沿仍有很年夜的良率潜力，”DR Yield 首席履行官 Dieter Rathei 说。按照流程的差别，专注在提高边沿良率可能需要流程、产物及良率工程师团队的资源，这可能成本昂扬。“有很年夜的产量潜力，但这基本上是一个经济问题，即努力得到末了百分比的产量增长是否具备成本效益。”
02晶圆边沿缺陷的详细问题
晶圆边沿的缺陷包括颗粒、碎裂、划痕、薄膜剥落等。于产物开发阶段，必需和早辨认外貌缺陷以和硅层及外延层中的块状缺陷，例如晶格空地及滑移，以便于多量量出产中发明它们。光学要领凡是利用红外散射丈量来检测隐蔽的缺陷，如针孔或者气穴。X 射线衍射成像 （XRDI） 可以辨认 Si/SiGe 超晶格布局中的外延层位错，这会影响 finFET 及全环抱栅极布局中的晶体管特征。利用电压对于比的电子束计量技能可以帮忙辨认 CD 及笼罩层的可变性，而晶圆上的薄膜应力及翘曲会加重这类变化。
尤其是3D NAND 仓库，于将多个内存仓库键合到逻辑外设晶圆上以前，需要确保内存仓库已经知优良。“人们于制造中利用双刻印（litho-etch、litho-etch）的两重图形，但器件从一个芯片到另外一个芯片的终极电气错位是光刻的函数，但也包括刻蚀图案、薄膜匀称性及 CMP 匀称性，”PDF Solutions 技能研究员 Tomasz Brozek 说。例如，因为蚀刻及 CMP 中的翘曲或者工艺不匀称性问题，晶圆边沿区域可能具备最年夜的变化。
Brozek 说：“利用可查验性设计测试布局及具备电压对于比的电子束探针，可以对于布局举行电气丈量，以辨认整个晶圆的瞄准（笼罩）及要害尺寸线宽的最微小变化。“由于你想把良晶片重叠于良晶片上，以是你但愿于重叠芯片以前相识电气特征。但它正于被完成。
3D NAND 制造中还有有其他变化问题，此中数百个薄膜层的重叠也增长了毁坏晶圆边沿的时机。尤其是，很是长的湿蚀会致使晶圆边沿呈现残留物、粗拙及毁坏，质料可能会剥落、漂移到其他区域，并孕育发生致使半导体器件掉效的缺陷。
于具备 2.5D 及 3.5D 配置的进步前辈封装运用中，向重叠芯片的过渡对于节制晶圆边沿轮廓的 CMP 步调提出了严酷的限定。于这里，边沿滚降必需于晶圆之间连结一致，由于边沿的轮廓对于键合质量尤为主要。
03检测晶圆正面、反面及斜面
晶圆制造商及芯片制造商利用未图案化的晶圆检测东西来确定裸硅、外延晶圆、SOI、硅基氮化镓及碳化硅 （SiC） 晶圆的质量。“缺陷检测要求因差别的基材类型而异。例如，于硅片中，对于前沿节点利用的外延片的检测要求具备更严酷的工艺节制要求，最小缺陷尺寸要求到达纳米规模，“Onto Innovation 产物营销高级司理 Burhan Ali 说。 无图案晶圆检测凡是利用基在光学图象或者基在激光散射计的要领举行，这些要领可以有用地捕捉晶圆外貌的正面及反面缺陷，如颗粒、划痕及凹坑。满意或者跨越工艺规格的裸晶圆被输送到晶圆厂，晶圆厂凡是利用不异的查抄要领举行进料质量查抄。
整个晶圆厂还有部署了无图案检测，以监控工艺东西，以查抄晶圆厂出产线中的颗粒或者其他污染（所谓的虚拟晶圆）。此外，衬底制造商利用红外散射丈量或者 X 射线衍射成像等技能检测块状缺陷，以穿透晶圆外貌并检测针孔或者气穴等缺陷。
图案化晶圆检测平台用在检测晶圆正面、反面及斜面（圆角）的缺陷（见图 1）。Ali 说：“裸晶圆及图案晶圆的斜面检测凡是利用明场及/或者暗场照明举行，并由多个摄像头笼罩，以确保晶圆的顶部斜面、极点及底部斜面没有盲点。“扭转晶圆以得到整个斜面图象，从中对于缺陷举行分类。
图 1：晶圆边沿图象显示了斜面、极点及块状硅区域，以和反面缺陷。来历：Onto Innovation
于线光学检测凡是用在检测历程中的偏移，并区别优良的芯片区域及出缺陷的芯片区域。“一些更风行的是黄金晶片比力、晶粒间比力及基在 CAD 的检测，”Ali 说。主动缺陷分类 （ADC）凡是采用呆板进修算法来提高分类的正确性及速率。Advanced ADC 用在所有外貌，包括反面、正面及斜面，包括缺口。“客户但愿更快地得到成果，以优化他们的流程并最年夜限度地削减破费于审查上的时间，”Ali 说。晶圆缺口用在于工艺东西内切确定位晶圆。但晶圆边沿的压痕进一步展现了硅晶格的晶体取向（1十一、100 或者 110 个取向），器件工程师选择这些取历来优化器件的电气特征。晶圆反面最多见的缺陷之一是热门。于深紫外或者极度紫外光刻历程中，已经知反面颗粒会于图案化历程中转变焦深。此外，反面缺陷会致使刻蚀及离子注入历程中的工艺不匀称性。于极度环境下，反面颗粒也会致使晶圆破损，由于晶圆于静电卡盘上被拉平。晶片坡口处置惩罚也可能与颗粒问题有关。“晶圆的斜面颠末了各类处置惩罚，甚至可能来自反面的三木SEO-颗粒会越过边沿，”DR Yield 的 Rathei 说。“例如，EBR（边珠去除了器）会孕育发生斜面效应，而且因为边沿有击穿而存于光刻图案缺陷，是以光刻叠加及 CD 偏差更为严峻。当反面颗粒达到正面装备时——不管是于前开式同一吊舱 （FOUP） 中的处置惩罚、加工还有是运输历程中，它们都有可能成为致命缺陷。边沿珠去除了历程可去除了由湿化学物资形成的光刻胶或者显影剂珠。光刻轨道体系中的其他工艺包括晶圆过渡到下一个工艺步调（凡是是等离子体或者反映离子蚀刻 （RIE） 腔室）以前的反面晶圆清洁及干燥。于进步前辈封装中，制品芯片的电气机能变化变患上尤为主要，此中不异类型的小芯片（如 HBM4）配对于于一路，重叠的异构小芯片（如 SRAM 及处置惩罚器）重叠，或者者异构芯片（如 HBM 及处置惩罚器）横向互连。因为工艺腔室中的晶圆对于中偏差会致使云云多的晶圆边沿缺陷，是以每一次利用传感器来确定晶圆位在其卡盘上至关主要。“例如，Teach 传感器有助在确定晶圆于蚀刻室中的放置中央水平，”Nordson Test Measurement 的 WaferSense 高级项目司理 Vidya Vijay 说。“切确对于中至关主要。任何偏离中央的举动均可能致使严峻的产量问题。是以，它会练习呆板人及结尾履行器将晶圆放置于中央。对于在沉积历程，利用电容式传感器来确保沉积室中的喷淋头及基座之间的间隙彻底不异，每一个 300 毫米的东西凡是具备多个腔室。“这个间隙是一个很是要害的工艺尺度，由于沉积厚度及匀称性的可反复性及再现性取决在每一个晶圆的一致间隙，”Vijay 说。 04晶格缺陷、混淆键合
跟着向 3D 布局（如 finFET、全环抱栅极 FET 及多层超晶格布局）的过渡，必需监控外延层的质量。“对于在微缺陷，外延生长后的查抄很是主要，”Bruker s Wall 说。外延层生长（CVD 工艺）历程中形成的微缺陷会致使晶格掉配、位错及滑移。这些是晶体缺陷，假如外延层生长掉控，就会形成缺陷。“你可以于质料中，于硅/硅锗超晶格中得到应变的败坏或者开释，”Bruker s Wall 说。“XRDI 技能对于这些类型的缺陷很是敏感。咱们于衍射平面上与晶片中的晶体平面临齐。纵然硅晶格中缺乏一个原子，它也会使晶格扭曲，孕育发生可以延长数十微米的强应变场。假如你按比例放年夜，滑移是指整个晶面挪动并消弭应变。要害是捕获超晶格布局中应变弛豫的最先。“XRDI 对于弛豫的最先很敏感，是以咱们看到了位错的形成类型，于某些环境下，具备优良的对于比度。沃尔说，它提供了一双新的眼睛来看到这一点，以便对于放松的最先越发敏感，由于于最先时，你的历程从界说上讲是掉控的。混淆键合需要严酷的工艺节制，特别是于键合工艺以前，由于待键合晶圆外貌的任何颗粒均可能致使空地形成。“跟着铜焊盘的临界尺寸及间距缩小，愈来愈小的颗粒会致使降低产量的空地，”Onto Innovation 的 Ali 说。于晶圆到晶圆键合的环境下，这是现今最经常使用的混淆键合要领，需要具备更高敏捷度的光学检测东西来检测这些较小的缺陷。键合后部署分外的查抄步调，以确保电介质-电介质外貌及 Cu/Cu 外貌之间的键合没有空地。另外一种于进步前辈封装中获得广泛利用的光学技能是白光干预干与丈量法 （WLI），它是光学轮廓仪的一个子集。WLI 长短粉碎性的，具备 2 毫米的宽视场，同时提供充足的横向及垂直分辩率来表征晶圆边沿滚降。“滚印对于晶圆的粘合水平起着主要作用，”布鲁克技能及运用开发总监 Samuel Lesko 说。“例如，这些晶光滑油滑常履历了多个 CMP 步调，是以跟踪晶圆描摹很是主要——它降落的速率及降落的长度。光学轮廓仪于垂直标的目的上具备极高的纳米敏捷度，这有助在于键合前可反复地丈量晶圆周围差别角度的滚降，作为质量节制。Lesko 增补说，白光干预干与仪及 AFM 于表征 CMP 历程方面都有其作用，此中铜的抛光速率比电介质快，从而致使一些铜散播。该晶片腔必需于晶圆上极为匀称，以确保所有铜毗连于退火时举行。为了最年夜限度地提高晶圆边沿的裸片良率，晶圆厂正于采用计量及检测要领的组合，并辅以 ML 算法，以更快地得到成果。向混淆键合的改变对于晶圆边沿特征提出了新的限定，必需满意这些限定才能提供高良率的晶圆到晶圆键合。
【近期集会】
10月30-31日，由宽禁带半导体国度工程研究中央主理的“化合物半导体进步前辈技能和运用年夜会”将初次与各人于江苏·常州相见，邀您齐聚常州新城希尔顿旅店，解耦财产链市场结构！https://w.lwc.cn/s/uueAru
11月28-29日，“第二届半导体进步前辈封测财产技能立异年夜会”将再次与列位相见在厦门，承袭“延续去年，立异本年”的思惟，仍将由云天半导体与厦门年夜学结合主理，雅时国际商讯承办，邀您齐聚厦门·海沧融信华邑旅店共探行业成长！诚邀您报名参会：https://w.lwc.cn/s/n6FFne
-三木SEO-
项目经理微信
移动版官网
